## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-076327

(43) Date of publication of application: 14.03.2003

(51)Int.Cl.

G09G 3/30 G09F 9/30 G09G 3/20 H05B 33/14

(21)Application number: 2001-268915

(71)Applicant:

**NEC CORP** 

(22)Date of filing:


05.09.2001

(72)Inventor: **IGUCHI KOICHI** 

## (54) DRIVING CIRCUIT OF CURRENT DRIVEN ELEMENT, DRIVING METHOD AND IMAGE DISPLAY DEVICE

### (57)Abstract:

PROBLEM TO BE SOLVED: To reduce the adverse effect caused by a parasitic capacitor connected to a signal line of a driving circuit which drives current driven elements such as organic EL (light emitting) being assembled into an active matrix type image display device or the like and to drive the elements with an appropriate current even though a signal current is minute. SOLUTION: An auxiliary transistor 12 having an n times current driving capability of a driving transistor 7 is connected to the transistor 7 in parallel. In a portion (an acceleration interval) of a selection interval, a drain current is made to flow in the transistor 12 also and a signal current itself, which flows in a signal line 3, is made to (n+1) times.



## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-76327

(P2003-76327A)

(43)公開日 平成15年3月14日(2003.3.14)


JJ02 JJ03 JJ04 JJ05 50094 AA21 AA31 BA03 BA29 CA19 DB04 EA04 EA07

(51) Int.Cl. <sup>7</sup>		識別記号	<b>F</b> Ι			Ť	·-7]}*( <b>参考</b> )	
G 0 9 G	3/30		G 0 9 G	3/30		J	3 K O O 7	
G09F	9/30	338	G09F	9/30		338	5 C O 8 O	
		365				365Z	5 C O 9 4	
G 0 9 G	3/20	6 2 4	G 0 9 G	3/20		624B		
		641				641D		
		審查請	求 未請求 請求項	頁の数18	OL		最終頁に続く	
(21)出願番号 特願2001-268915(P2001-268915)			(71) 出願人	(71) 出廣人 000004237				
(22)出顧日		平成13年9月5日(2001.9.5)	(72)発明者	日本電気株式会社 東京都港区芝五丁目7番1号 (72)発明者 井口 康一 東京都港区芝五丁目7番1号 日本電気株				
			(74)代理人	式会社。 1000883	内 328			
			Fターム(参		07 AB	明め之 (外) 11 EB00 GA00 06 BB05 DD01	2名) FF11 FF12	

## (54) 【発明の名称】 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置

#### (57)【要約】

【課題】アクティブマトリクス型画像表示装置などに組み込まれ有機EL(発光)素子などの電流駆動素子を駆動する駆動回路において、信号線に接続する寄生容量による影響を軽減して信号電流が微小なときであっても適正な駆動電流で電流駆動素子を駆動できるようにする。 【解決手段】駆動トランジスタ7と並列に、駆動トランジスタ7のn倍の電流駆動能力を有する補助トランジスタ7となりに、駆動トランジスタイと並列に、駆動トランジスタ12を接続し、選択期間の一部(加速期間)において補助トランジスタ12にもドレイン電流が流れるようにするとともに信号線3を流れる信号電流自体も(n+1)倍となるようにする。



### 【特許請求の範囲】

【請求項1】 電流駆動素子を駆動する駆動回路であって、

前記電流駆動素子の駆動電流に対応する信号電流が流れ る信号線と、

ゲートと、ドレインと、電源線に接続するソースと**を**有する駆動トランジスタと、

前記電源線と前記駆動トランジスタのゲートとの間に設けられた保持容量と、

前記信号線と前記駆動トランジスタのドレインとを接続 10 する第1のスイッチ素子と、

前記駆動トランジスタのゲートとドレインを接続する第 2のスイッチ素子と、

前記駆動トランジスタのドレインと前記電流駆動素子の一端とを接続する第3のスイッチ素子と、

前記駆動トランジスタのゲートに接続するゲートと、前 記駆動トランジスタのソースに接続するソースと、前記 駆動トランジスタのドレインに接続するドレインとを有 する補助トランジスタと、

前記補助トランジスタのソース - ドレイン間電流をオン 20 /オフする第4のスイッチ素子と、

#### を有する駆動回路。

【請求項2】 前記第4のスイッチ素子は前記駆動トランジスタのドレインと前記補助トランジスタのドレインとの間に挿入されている、請求項1に記載の駆動回路。

【請求項3】 前記電源線と前記信号線とを接続する第 5のスイッチ素子を有する請求項1または2に記載の駆動回路。

【請求項4】 所定の電圧が印加される電圧線と前記信号線とを接続する第5のスイッチを有し、接地電位から 30見た前記所定の電圧の絶対値は前記電源線の電圧の絶対値よりも小さい、請求項1または2に記載の駆動回路。

【請求項5】 前記補助トランジスタの電流駆動能力は 前記駆動トランジスタの電流駆動能力のn倍であり、

前記信号線に接続された信号電流を発生する第1の電流源と、前記第1の電流源が生成する信号電流のn倍の電流を生成する第2の電流源と、前記第2の電流源を前記信号線に接続する信号線スイッチ素子と、をさらに有する請求項1乃至4のいずれか1項に記載の駆動回路。

【請求項6】 前記駆動トランジスタ及び前記補助トラ 40 ンジスタが絶縁ゲートを有する同一導電型の薄膜トラン ジスタである請求項1乃至5のいずれか1項に記載の駆 動回路。

【請求項7】 前記第1、第2、第3及び第4のスイッチ素子はいずれもMOS電界効果トランジスタからなる請求項1乃至6のいずれか1項に記載の駆動回路。

【請求項8】 前記電流駆動素子が有機EL素子である 請求項1乃至7のいずれか1項に記載の駆動回路。

【請求項9】 電流駆動素子を駆動する駆動方法であって、

請求項1または2に記載の駆動回路を使用し、

前記電流駆動素子を選択して該電流駆動素子に対応する 信号電流を前記信号線に流す選択期間と、該電流駆動素 子を選択しない非選択期間とを交互に設定し、

前記非選択期間においては前記第1、第2及び第4のスイッチ素子を遮断状態に維持し、前記第3のスイッチ素子を導通状態に維持し、

前記非選択期間から前記選択期間に遷移したときに前記第1及び第2のスイッチ素子を導通状態に制御し、前記第3のスイッチ素子を遮断状態に制御し、

前記駆動トランジスタの電流駆動能力に対する前記補助トランジスタの電流駆動能力の比をnとして、前記選択期間中に加速期間を設定し、前記加速期間において前記第4のスイッチ素子を導通状態とするとともに前記信号線を流れる信号電流の大きさを(n+1)倍とし、

前記加速期間の終了後、前記選択期間が終了するまでは、前記第4のスイッチ素子を遮断状態とするとともに前記信号電流の大きさを通常値に戻す、 駆動方法。

20 【請求項10】 電流駆動素子の駆動方法であって、 請求項3または4に記載の駆動同路を使用し

前記電流駆動素子を選択して該電流駆動素子に対応する 信号電流を前記信号線に流す選択期間と、該電流駆動素 子を選択しない非選択期間とを交互に設定し、

前記非選択期間においては前記第1、第2及び第4のスイッチ素子を遮断状態に制御し、前記第3のスイッチ素子を導通状態に制御し、

前記非選択期間から前記選択期間に遷移したときに前記第1及び第2のスイッチ素子を導通状態に制御し、前記第3のスイッチ素子を遮断状態に制御し、

前記非選択期間から前記選択期間に遷移したときから所 定の時間をリセット期間として、前記リセット期間中は 前記第5のスイッチ素子を導通状態とし、

前記駆動トランジスタの電流駆動能力に対する前記補助トランジスタの電流駆動能力の比をnとして、前記リセット期間の経過に引き続いて前記選択期間中に加速期間を設定し、前記加速期間において前記第4のスイッチ素子を導通状態とするとともに前記信号線を流れる信号電流の大きさを (n+1) 倍とし、

40 前記加速期間の終了後、前記選択期間が終了するまでは、前記第4のスイッチ素子を遮断状態とするとともに前記信号電流の大きさを通常値に戻し、

選択期間のうちリセット期間以外の期間では前記第5の スイッチを遮断状態に維持する、

駆動方法。 【請求項11】 前記加速期間の終了後、前記選択期間 が終了する前に前記第2のスイッチ素子を遮断状態に遷

【請求項12】 前記電流駆動素子が有機EL素子であ 50 る請求項9乃至11のいずれか1項に記載の駆動方法。

移させる、請求項9または10に記載の駆動方法。

育 l 10

【請求項13】 電流駆動によって発光する複数の発光 素子をマトリクス状に配した画像表示装置であって、 前記各発光素子は画素ごとに設けられ、

画素の列ごとに設けられ選択された画素の発光素子の駆 動電流に対応する信号電流を各画素に与える信号線と、 画素の行ごとに設けられ制御信号を伝達する制御線とを 有し、

前記各画素ごとに、

ゲートと、ドレインと、電源線に接続するソースとを有 する駆動トランジスタと、

前記電源線と前記駆動トランジスタのゲートとの間に設 けられた保持容量と、

前記制御信号に応じて前記信号線と前記駆動トランジス タのドレインとを接続する第1のスイッチ素子と、

前記制御信号に応じて前記駆動トランジスタのゲートと ドレインを接続する第2のスイッチ素子と、

前記制御信号に応じて前記駆動トランジスタのドレイン と前記発光素子の一端とを接続する第3のスイッチ素子 E.

前記駆動トランジスタのゲートに接続するゲートと、前 20 記駆動トランジスタのソースに接続するソースと、前記 駆動トランジスタのドレインに接続するドレインとを有 する補助トランジスタと、

前記制御信号に応じて前記補助トランジスタのソース-ドレイン間電流をオン/オフする第4のスイッチ素子 と、

を有する、画像表示装置。

【請求項14】 画素の行を選択して該行に属する発光 素子に対応する信号電流を前記信号線に流す選択期間 と、該行を選択しない非選択期間とが交互に設定され、 前記非選択期間においては前記第1、第2及び第4のス イッチ素子が遮断状態に維持され、前記第3のスイッチ 素子が導通状態に維持され、

前記非選択期間から前記選択期間に遷移したときに前記 第1及び第2のスイッチ素子が導通状態に制御され、前 記第3のスイッチ素子が遮断状態に制御され、

前記駆動トランジスタの電流駆動能力に対する前記補助 トランジスタの電流駆動能力の比をnとして、前記選択 期間中に加速期間が設定され、前記加速期間において前 記第4のスイッチ素子が導通状態とされるとともに前記 40 信号線を流れる信号電流の大きさが(n+1)倍とさ ħ.

前記加速期間の終了後、前記選択期間が終了するまで は、前記第4のスイッチ素子が遮断状態とされるととも に前記信号電流の大きさを通常値に戻される、請求項1 3 に記載の画像表示装置。

【請求項15】 電流駆動によって発光する複数の発光 素子をマトリクス状に配した画像表示装置であって、 前記各発光素子は画素ごとに設けられ、

動電流に対応する信号電流を各画素に与える信号線と、 画素の行ごとに設けられ制御信号を伝達する制御線とを 有し、

前記各画素ごとに、

ゲートと、ドレインと、電源線に接続するソースとを有 する駆動トランジスタと、

前記電源線と前記駆動トランジスタのゲートとの間に設 けられた保持容量と、

前記制御信号に応じて前記信号線と前記駆動トランジス タのドレインとを接続する第1のスイッチ素子と、

前記制御信号に応じて前記駆動トランジスタのゲートと ドレインを接続する第2のスイッチ素子と、

前記制御信号に応じて前記駆動トランジスタのドレイン と前記発光素子の一端とを接続する第3のスイッチ素子

前記駆動トランジスタのゲートに接続するゲートと、前 記駆動トランジスタのソースに接続するソースと、前記 駆動トランジスタのドレインに接続するドレインとを有 する補助トランジスタと、

前記制御信号に応じて前記補助トランジスタのソースー ドレイン間電流をオン/オフする第4のスイッチ素子 と、

を有し、

前記信号線ごとに、前記信号線を所定の電位に接続する 第5のスイッチ素子を有する、画像表示装置。

【請求項16】 画素の行を選択して該行に属する発光 素子に対応する信号電流を前記信号線に流す選択期間 と、該行を選択しない非選択期間とが交互に設定され、 前記非選択期間においては前記第1、第2及び第4のス 30 イッチ素子は遮断状態に維持され、前記第3のスイッチ 素子は導通状態に維持され、

前記非選択期間から前記選択期間に遷移したときに前記 第1及び第2のスイッチ素子は導通状態に制御され、前 記第3のスイッチ素子は遮断状態に制御され、

前記非選択期間から前記選択期間に遷移したときから所 定の時間をリセット期間として、前記第5のスイッチ素 子は前記リセット期間中のみ導通状態とされ、

前記駆動トランジスタの電流駆動能力に対する前記補助 トランジスタの電流駆動能力の比をnとして、前記リセ ット期間の経過に引き続いて前記選択期間中に設定され る加速期間において前記第4のスイッチ素子が導通状態 とされるとともに前記信号線を流れる信号電流の大きさ が(n+1)倍とされ、

前記加速期間の終了後、前記選択期間が終了するまで は、前記第4のスイッチ素子は遮断状態とされるととも に前記信号電流の大きさは通常値に戻さ、

前記選択期間のうち前記リセット期間以外の期間では前 記第5のスイッチは遮断状態に維持される、請求項15 に記載の画像表示装置。

画素の列ごとに設けられ選択された画素の発光素子の駆 50 【請求項17】 前記加速期間の終了後、前記選択期間

が終了する前に前記第2のスイッチ素子は遮断状態に遷 移するよう制御させる、請求項14または16に記載の 画像表示装置。

【請求項18】 前記発光素子が有機EL素子である請 求項13乃至17のいずれか1項に記載の画像表示装

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、有機EL(エレク トロルミネッセンス)素子などの電流駆動型の素子を駆 10 動する駆動回路及び駆動方法と、このような電流駆動回 路が組み込まれるとともに発光素子として電流駆動型の 素子を使用する画像表示装置とに関する。

[0002]

【従来の技術】近年、コンピュータの出力装置や携帯電 話機などに用いられる画像表示装置として、有機EL素 子などの電流駆動型の発光素子を用いたものが注目を集 めている。有機EL素子は、有機発光ダイオードとも呼 ばれ、直流で駆動できるという利点を有している。有機 EL素子を画像表示装置に用いる場合、画素ごとの有機 20 EL素子を基板上にマトリクス状に配置して表示パネル を構成するのが--般的である。そして、この基板上にT FT (薄膜トランジスタ; thin film transistor) を形 成し、TFTを介して各画素の有機EL素子を駆動す る、アクティブマトリクス型の構成が検討されている。 【0003】ところで、有機EL素子は電流駆動型の素 子であるため、有機EL素子をTFTで駆動する場合、 電圧駆動型の素子である液晶セルを用いるアクティブマ トリクス型液晶表示装置と同じ回路構成を用いることは できない。そこで従来より、有機EL素子とMOS (met 30 al-oxide-semiconductor)トランジスタであるTFTと を直列に接続して電源線と接地線との間に挿入し、TF Tのゲートに制御電圧を印加できるようにするととも に、この制御電圧を保持する保持コンデンサをTFTの ゲートに接続し、さらに、各画素に対して制御電圧を印 加するための信号線とTFTとの間にスイッチ素子を設 けたアクティブマトリクス駆動回路が提案されている。 この回路では、信号線上に各画素に対する制御電圧を時 分割形態で出力するとともに、各スイッチ素子は、対応 する画素に対する制御電圧が出力されているタイミング 40 に与えられる。 のみ導通状態となるように制御される。その結果、スイ ッチ素子が導通状態になれば、そのときの制御電圧がT FTのゲートに印加されて制御電圧に応じた電流が有機 EL素子を流れるようになるとともに、保持コンデンサ がその制御電圧で充電される。この状態でスイッチ素子 が遮断状態に遷移すれば、保持コンデンサの作用によ り、既に印加されている制御電圧がTFTのゲートに印 加され続けることとなり、有機EL素子には、その制御 電圧に応じた電流が流れ続けることとなる。

たような回路構成を有し、有機EL素子などの電流駆動 素子を駆動するのに適した駆動回路が開示されている。 図21は、W○99/65011号公報に開示された駆 動回路の構成を示している。ただし、WO99/650 11号公報では駆動トランジスタとしてn チャネルMO S電界効果トランジスタを使用しコモンカソードとして 電流駆動素子(有機EL素子)を駆動するようにしてい るが、図21では、駆動トランジスタとして p チャネル MOS電界効果トランジスタを使用し、コモンアノード として電流駆動素子を駆動するようにしている。

【0005】図21に示す駆動回路においては、電源線 1と接地線2とが設けられており、pチャネルMOSト ランジスタである駆動トランジスタ7のソースは電源線 1に接続している。駆動トランジスタ7のゲートと電源 線1との間に保持容量6が設けられ、駆動トランジスタ 7のゲートはスイッチ素子9の一端に接続しドレインは スイッチ素子9の他端に接続する。さらに、駆動トラン ジスタ7のこのドレインはスイッチ素子10の一端に接 続し、スイッチ素子10の他端は電流駆動素子11のア ノードに接続する。電流駆動素子11のカソードは接地 線2に接続する。ここで、駆動トランジスタ7により電 流駆動素子11に流れる電流(駆動電流)を11よで表 すことにする。

【0006】電流駆動素子11を流れる駆動電流14. を与えるために、信号線3が設けられている。信号線3 はスイッチ素子8の一端に接続し、スイッチ素子8の他 端は、駆動トランジスタ7のドレインに接続している。 ここで、信号線3を流れる電流を1.。で表すことにす

【0007】スイッチ素子8~10は、いずれも、外部 からの制御信号に応じてオン/オフの動作を行うもので あって、例えばMOS電界効果トランジスタである。ス イッチ素子8~10への制御信号は、不図示の制御信号 発生回路によって生成され、この制御信号発生回路の出 力端子から不図示の制御線を介してスイッチ素子8~1 0に与えられる。スイッチ素子8~10がMOS電界効 果トランジスタである場合には、制御信号は、電気的に は接地電位及び電源電位のいずれかを示す二値の信号で あって、それらのMOS電界効果トランジスタのゲート

【0008】図21に示す駆動回路は、1画素分すなわ ち1個の電流駆動素子11を駆動するための回路であ る。電流駆動素子11として有機EL素子などを用いた 画像表示装置では、上述したように、複数の電流駆動素 子11をマトリックス状に配置することとなり、それに 伴って、図21に示す駆動回路、特に破線で囲んだ部分 も電流駆動素子11でとに設けるようにする。この場 合、電源線1及び接地線2は各駆動回路に共通に設けら れ、信号線3は、図示上下方向に並ぶ駆動回路で、すな 【0004】W099/65011号公報には、上述し 50 わち同じ列に属する駆動回路に対して、共通に設けられ ることになる。ちなみに、上述した制御線は、図示左右 方向に並ぶ駆動回路で、すなわち同じ行に属する駆動回 路に対して、共通に設けられることになる。

【0009】とのようにマトリクス状に電流駆動素子及 び駆動回路を配置してアクティブマトリクス型の画像表 示装置を構成した場合、駆動回路及び画像表示装置の構 造上、信号線3は、絶縁層を挟んで、スイッチ素子8~ 10を制御するための複数の制御線や複数の電源線1及 び接地線2と交差することになり、この交差する部分に おいて、寄生容量が発生することになる。また、電流駆 10 動素子11が有機EL素子である場合、接地線2に接続 する電流駆動素子11のカソードと信号線3とが交差す る部分の面積が大きく、との交差部分で発生する寄生容 量も無視することができない。その結果、図21に示す ように、信号線3には、等価的に、電源線1との間に寄 生容量4が形成され、接地線2との間には寄生容量5が 形成されることになる。この寄生容量4,5の容量値 は、画像表示装置の画素数や構造等にも依存するが、例 えば、画素ごとの保持容量6の容量値の例えば10倍以 上の大きさのものである。

【0010】次に、図21に示した従来の駆動回路の動 作について説明する。ここでは、複数の電流駆動素子1 1をマトリクス状に配するとともに各電流駆動素子11 ごとに駆動回路を設けたものとして、動作を説明する。 【0011】制御信号発生回路は、各行が1行ずつ順番 に選択されるように制御信号を生成し、制御線を介して 各駆動回路のスイッチ素子8~10に制御信号を送出す る。一方、列ごとの信号線3には、制御信号に同期する ようにして、選択された行に属する各駆動回路に対する 信号電流 14. が流される。その結果、選択された行の各 駆動回路の駆動トランジスタ7には、それぞれ、対応す る信号電流 I 🚛 が流れ、との信号電流に対応する電位が 保持容量6に保持されるようになる。そして、これらの 駆動回路は、制御信号が次の行を選択したために非選択 状態となった場合には、次に選択状態となるまで、保持 容量6に保持された電圧に基づいて、信号電流 1, と同 じ駆動電流 I arv で電流駆動素子11を駆動し続ける。 【0012】図22は、このような駆動回路の動作をタ イミングチャートとして表現したものである。まず、選

【0013】ある行の駆動回路が選択期間になると、まず、スイッチ素子8、9を導通状態とし、スイッチ素子10を遮断状態とする。選択期間の先頭の所定の短い期間をリセット期間とし、このリセット期間中は、信号線3の電位を例えば電源電位とし、信号線3の電位及び駆動トランジスタ7の電位を電源電位までリセットすることが好ましい。リセット期間の経過後、信号線3に、電流駆動素子11に流すべき電流と等しい信号電流 $I_{in}$ を流すようにする。リセット期間中も信号線3に信号電流 $I_{in}$ が流れるようにしてもよい。

択期間中の駆動回路の動作を詳しく説明する。

【0014】図示した例では、信号電流 I, は、駆動トランジスタ7のドレインから信号線3に向けて流れ出すドレイン電流と、寄生容量4及び保持容量6の充電電流と、寄生容量5の放電電流との和で表される。リセット期間が終了し信号電流 I, が流れ出すと、信号電流 I, によって寄生容量4及び保持容量6が充電され、寄生容量5が放電され、最終的には信号電流 I, に等しいドレイン電流に対応するゲートーソース間電位となるよう

に、駆動トランジスタ7のゲート電位は徐々に低下す ) る。

【0015】信号電流 I,,が充分に大きい場合には、寄生容量4及び保持容量6の充電と寄生容量5の放電とが急速になされるため、選択期間中に駆動トランジスタ7のドレイン電流は信号電流 I,,に到達し、保持容量6の両端の電圧は、この信号電流 I,,に等しいドレイン電流を生ずるような値となる。これに対し、信号電流 I,,が小さい場合には、選択期間中には寄生容量4及び保持容量6の充電と寄生容量5の放電とが完了せず、したがって、駆動トランジスタ7のドレイン電流も信号電流 I,,に到達せず、また、駆動トランジスタ7のゲートーソース間電位も、信号電流 I,,と等しいドレイン電流に対応する値まで達しない。

【0016】選択期間が終了し非選択期間になると、非 選択期間の開始時点において、スイッチ素子8,9を導 通状態から遮断状態に変化させ、スイッチ素子10を遮 断状態から導通状態に変化させる。その結果、駆動トラ ンジスタ7が電流駆動素子11に駆動電流 I arv を供給 するようになる。駆動トランジスタ7のゲートは信号線 3から切り離されるので、保持容量6の作用により、駆 動トランジスタ7のゲート電位は非選択期間に入る直前 に確定した値で保持される。選択期間中の信号電流 [ ; 。 が充分に大きい場合には、駆動トランジスタ6のゲート 電位は、信号電流Ⅰ;。に等しいドレイン電流に対応する 値で確定しているから、電流駆動素子11には、信号電 流Ⅰ;に等しい駆動電流Ⅰ。、が流れ続けることにな る。これに対し、選択期間中の信号電流 I, が小さい場 合には、駆動トランジスタ7のゲート電位は、信号電流 I.。に等しいドレイン電流を流すような値にまで到達し ていないから、電流駆動素子11には、信号電流 1, 。と 40 は異なる駆動電流 I aryが流れ続けることとなる。

[0017]図23は、図21に示す駆動回路における信号電流(入力信号) $I_{\rm in}$ と駆動電流 $I_{\rm drv}$ との関係を示すグラフである。電流駆動素子11として有機EL素子を用いているのであれば、入力する信号電流 $I_{\rm in}$ と輝度との関係を示していることになる。図において、理想値を破線で示し、実際の信号電流-駆動電流の関係を実線で示している。このように、従来の駆動回路では、信号電流 $I_{\rm in}$ が小さい領域でそれに対応する駆動電流が得られないことが分かる。

50 [0018]

【発明が解決しようとする課題】以上説明したように従 来の駆動同路では、寄生容量や保持容量の充放電にかか る時間のために、入力信号(信号電流)が小さい場合に 所定の駆動電流が得られず、画像表示装置に応用した場 合には所定の輝度が得られないこととなる。特に有機E L素子を用いた画像表示装置にこの駆動回路を適用した 場合、1 画素分の有機EL素子に流れる電流は微小であ るので、表示画像の劣化が生じ、また、輝度制御性が悪 化する。

【0019】そこで本発明の目的は、アクティブマトリ クス駆動に適し、信号電流(入力信号)が微小なときで も適正な駆動電流を出力することができる駆動回路及び 駆動方法と、このような駆動回路を有する画像表示装置 とを提供することにある。

#### [0020]

【課題を解決するための手段】本発明の駆動回路は、電 流駆動素子を駆動する駆動回路であって、電流駆動素子 の駆動電流に対応する信号電流が流れる信号線と、ゲー トと、ドレインと、電源線に接続するソースとを有する 駆動トランジスタと、電源線と駆動トランジスタのゲー 20 トとの間に設けられた保持容量と、信号線と駆動トラン ジスタのドレインとを接続する第1のスイッチ素子と、 駆動トランジスタのゲートとドレインを接続する第2の スイッチ素子と、駆動トランジスタのドレインと電流駆 動素子の一端とを接続する第3のスイッチ素子と、駆動 トランジスタのゲートに接続するゲートと、駆動トラン ジスタのソースに接続するソースと、駆動トランジスタ のドレインに接続するドレインとを有する補助トランジ スタと、補助トランジスタのソースードレイン間電流を オン/オフする第4のスイッチ素子と、を有する。

【0021】本発明の駆動方法は、上述した本発明の駆 動回路を用い、電流駆動素子を選択してその電流駆動素 子に対応する信号電流を信号線に流す選択期間と、その 電流駆動素子を選択しない非選択期間とを交互に設定 し、非選択期間においては第1及び第2のスイッチ素子 を遮断状態に制御し、第3のスイッチ素子を導通状態に 制御し、非選択期間から選択期間に遷移したときに第1 及び第2のスイッチ素子を導通状態に制御し、第3のス イッチ素子を遮断状態に制御し、駆動トランジスタの電 流駆動能力に対する補助トランジスタの電流駆動能力の 40 比をnとして、選択期間中に加速期間を設定し、加速期 間において第4のスイッチ素子を導通状態とするととも に信号線を流れる信号電流の大きさを (n+1) 倍と し、加速期間の終了後、選択期間が終了するまでは、第 4のスイッチ素子を遮断状態とするとともに信号電流の 大きさを通常値に戻す。

【0022】本発明の画像表示装置は、電流駆動によっ て発光する複数の発光素子をマトリクス状に配した画像 表示装置であって、各発光素子は画素ごとに設けられ、

動電流に対応する信号電流を各画素に与える信号線と、 画素の行ごとに設けられ制御信号を伝達する制御線とを 有し、各画素ごとに、ゲートと、ドレインと、電源線に 接続するソースとを有する駆動トランジスタと、電源線 と駆動トランジスタのゲートとの間に設けられた保持容 量と、制御信号に応じて信号線と駆動トランジスタのド レインとを接続する第1のスイッチ素子と、制御信号に 応じて駆動トランジスタのゲートとドレインを接続する 第2のスイッチ素子と、制御信号に応じて駆動トランジ 10 スタのドレインと発光素子の一端とを接続する第3のス イッチ素子と、駆動トランジスタのゲートに接続するゲ ートと、駆動トランジスタのソースに接続するソース と、駆動トランジスタのドレインに接続するドレインと を有する補助トランジスタと、制御信号に応じて補助ト ランジスタのソースードレイン間電流をオン/オフする 第4のスイッチ素子と、を有する。

#### [0023]

【発明の実施の形態】次に本発明の好ましい実施の形態 について、図面を参照して説明する。

【0024】第1の実施の形態:図1は、本発明の第1 の実施の形態の駆動回路を示す回路図である。図1に示 す駆動回路は、図21に示す従来の駆動回路において、 駆動トランジスタ7に並列に補助トランジスタ12を設 けるとともに、補助トランジスタ12のドレイン電流を オン/オフ制御するためのスイッチ素子13を設けた構 成のものである。図1において、図21と同じ参照符号 が付与されたものは、図21におけるものと同じ構成要 素である。

【0025】すなわち図1に示す駆動回路においては、 pチャネルMOSトランジスタである駆動トランジスタ 7のソースは電源線1に接続し、駆動トランジスタ7の ゲートと電源線1との間に保持容量6が設けられ、駆動 トランジスタ7のゲートはスイッチ素子9の一端に接続 しドレインはスイッチ素子9の他端に接続する。さら に、駆動トランジスタ7のこのドレインはスイッチ素子 10の一端に接続し、スイッチ素子10の他端は電流駆 動素子11のアノードに接続する。電流駆動素子11の カソードは接地線2に接続する。ここで、駆動トランジ スタ7により電流駆動素子11を流れる電流(駆動電 流)を [ 』、、で表すことにする。

【0026】補助トランジスタ12は、駆動トランジス タ7と同様にpチャネルMOSトランジスタで構成され るが、同じゲートーソース間電圧を与えたときに、駆動 トランジスタ7に比べてn倍のドレイン電流を流すよう な特性を有するトランジスタである。すなわち、補助ト ランジスタ12は、駆動トランジスタのn倍の電流駆動 能力を有するトランジスタである。nの上限については 特に限定されるものではなく、nは、信号電流 Iiiの最 小値、保持容量6や寄生容量4,5の容量値、選択期間 画素の列ごとに設けられ選択された画素の発光素子の駆 50 の時間幅などに応じて適宜に定められるものである。典 型的には、nは5以上とすることが好ましい。ただし、 nを大きくしすぎると、補助トランジスタ12が占める 面積が大きくなりすぎ、また、消費電力増にもつながる ので、極端に大きなnの値は好ましくない。

【0027】このような補助トランジスタ12は、例え ば、駆動トランジスタ7と補助トランジスタ12とを同 一の半導体基板上に同一の製造プロセスにより形成する として、駆動トランジスタ7と同じチャネル長と駆動ト ランジスタのn倍のチャネル幅を有するトランジスタと して形成するようにすればよい。あるいは、nが整数で 10 ある場合には、駆動トランジスタ7と同一寸法のトラン ジスタをn個形成し、各トランジスタのドレイン同士、 ゲート同士、ソース同士をそれぞれ接続して実質的に1 つの補助トランジスタ12が構成されるようにしてもよ い。補助トランジスタ12のソースは電源線1に接続 し、ゲートは駆動トランジスタ7のゲートに接続する。 そして、補助トランジスタ12のドレインはスイッチ素 子13の一端に接続し、このスイッチ素子13の他端は 駆動トランジスタ7のドレインに接続する。

【0028】ここで、スイッチ素子13は、補助トラン 20 ジスタ12のソースードレイン間を流れる電流をオン/ オフするためのものであるから、電源線1と補助トラン ジスタ12のソースとの間に設けることも可能である。 しかしながら、特にスイッチ素子13としてMOS電界 効果トランジスタを使用する場合、スイッチ素子13の オン抵抗による電圧降下が回路動作に影響を与えるの で、スイッチ素子13は、補助トランジスタ12のドレ イン側(電源線1でない側)に設けることが好ましい。 【0029】電流駆動素子11を流れる駆動電流Ⅰ』。。 を与えるための信号線3はスイッチ素子8の一端に接続 30 し、スイッチ素子8の他端は、駆動トランジスタ7のド レインに接続している。信号線3を流れる電流を11.0で 表すことにする。

【0030】スイッチ素子8~10,13は、いずれ も、外部からの制御信号に応じてオン/オフの動作を行 うものであって、例えば、MOS電界効果トランジスタ である。スイッチ素子8~10,13への制御信号は、 図1には不図示の制御信号発生回路によって生成され、 この制御信号発生回路の出力端子から制御線を介してス イッチ素子8~10, 13に与えられる。スイッチ素子 40 オン状態であれば $(n+1) \times I_{in}$ の信号電流が流れ、 8~10, 13がMOS電界効果トランジスタである場 合には、制御信号は、電気的には接地電位及び電源電位 のいずれかを示す二値の信号であって、それらのMOS 電界効果トランジスタのゲートに与えられる。スイッチ 素子8~10、13としてMOS電界効果トランジスタ を使用する場合、pチャネル型を用いるかnチャネル型 を用いるかはスイッチ素子ごとに適宜に定められるもの

【0031】図1に示す駆動回路は1画素(ピクセル)

路であるが、電流駆動素子11として有機EL素子など を用いた画像表示装置を構成する場合には、上述したよ うに複数の電流駆動素子11をマトリックス状に配置す るとともに、この駆動回路も、特に破線で囲んだ部分も 電流駆動素子11ごとに設けるようにする。図2は、複 数の電流駆動素子11をマトリクス状に配列するとも に、各電流駆動素子11ごとに駆動回路を設けた構成の 画像表示装置を説明する回路図である。通常、画像表示 装置は縦横それぞれ数百から数千画素の大きさのものも のであるが、ここでは説明のため、縦2画素×横2画素 の範囲が描かれている。

【0032】図2に示す構成では、駆動トランジスタ7 及び補助トランジスタ12は、基板上に、同一導電型の 薄膜トランジスタとして形成されている。また、スイッ チ素子8、9は、pチャネルMOS電界効果トランジス タであり、スイッチ素子10,13は、nチャネルMO S電界効果トランジスタであるものとする。スイッチ素 子8,9は、いずれも、薄膜トランジスタとして基板上 に形成されることが好ましい。

【0033】との画像表示装置では、電源線1及び接地 線2は各駆動回路に共通に設けられ、信号線3は、図示 上下方向に並ぶ駆動回路で、すなわち同じ列に属する駆 動回路に対して、共通に設けられている。各信号線3の 一端(図示下端)には、それぞれ、信号電流発生回路2 1が接続されている。また、各行ごとに、その行に属す る駆動回路に対して供給される制御信号を発生する制御 信号発生回路22が設けられている。

【0034】信号電流発生回路21には、接地線2に接 続して信号電流Ⅰ40を発生する信号源23と、接地線2 に接続し、信号源23が発生する信号電流 I,。のn倍の 電流n×Iinを発生する信号源24と、nチャネルMO S電界効果トランジスタなどで構成されたスイッチ素子 16と、を備えている。信号源23は信号線3に直接接 続しているのに対し、信号源24は、スイッチ素子16 を介して信号線3に接続している。スイッチ素子16を 制御するために制御線30が設けられている。それぞれ の信号電流発生回路21のスイッチ素子16のゲート は、共通に制御線30に接続している。このような構成 のものにおいては、信号線3には、スイッチ素子16が スイッチ素子16がオフ状態であれば110の信号電流が 流れることになる。制御線30上には、不図示の制御回 路により、後述する加速期間に対応してスイッチ素子1 6を導通状態とする制御信号が出力される。

【0035】制御信号発生回路22には、対応する行に 属する各駆動回路のスイッチ素子8~10に対して供給 される制御信号を出力する信号ドライバ25と、対応す る行に属する各駆動回路のスイッチ素子13に対して供 給される制御信号を出力する信号ドライバ26と、を備 分すなわち1個の電流駆動素子11を駆動するための回 50 えている。また、画像表示装置の各行ごとに、制御線3

1,32が設けられている。制御線31は、信号ドライ バ25に接続し、信号ドライバ25からの制御信号をM OS電界効果トランジスタであるその行の各スイッチ素 子8~10のゲートに供給する。同様に、制御線32 は、信号ドライバ26に接続し、信号ドライバ26から の制御信号をその行の各スイッチ素子13のゲートに供 給する。したがって制御線31,32は、行方向(図示 左右方向) に延びることになる。なお、各信号ドライバ 25, 26の他端は接地線2に接続している。信号ドラ イバ25は、対応する行に対する選択期間に応じてその 10 行のスイッチ素子8、9を導通状態とし、スイッチ素子 10を遮断状態とするような制御信号を発生する。信号 ドライバ26は、対応する行に対する加速期間に応じ て、その行のスイッチ素子13を導通状態とするような 制御信号を発生する。

【0036】とのようにマトリクス状に電流駆動素子及 び駆動回路を配置してアクティブマトリクス型の画像表 示装置を構成した場合、駆動回路及び画像表示装置の構 造上、図21に示したものの場合と同様に、信号線3に は、等価的に、電源線1との間に寄生容量4が形成さ れ、接地線2との間には寄生容量5が形成されることに なる。

【0037】次に、図1に示した駆動回路の動作につい て説明する。図1に示す駆動回路は、通常の場合、図2 に示すような画像表示装置に組み込まれて使用されるか ら、ことでは、図2に示す画像表示装置において駆動回 路が用いられているものとして、駆動回路の動作を説明

【0038】各制御信号発生回路22は不図示の制御回 路によって制御されており、それぞれの制御信号発生回 30 路22は、画像表示装置における各行が1行ずつ順番に 選択されるように制御信号を制御線31,32上に出力 する。画像表示装置におけるある行について、制御信号 によってその行が選択されている期間のことを選択期間 と呼び、選択されていない期間のことを非選択期間と呼 ぶ。画像表示装置の各行は、順番に選択されるから、あ る行について考えると、選択期間は定期的・周期的に訪 れることとなり、選択期間の占める割合は、画像表示装 置における行の数をNとすると、1/N程度となる。ま た、ある行の選択期間中に、列ごとの信号線3では、そ 40 の信号線3の一端に設けられた信号電流発生回路21に おいて、その列における当該行の電流駆動素子11に流 すべき駆動電流 Iar、に対応する信号電流 Iuが発生 し、その信号線3には信号電流「inが流れるようにな る。その結果、選択された行の各駆動回路の駆動トラン ジスタ7には、それぞれ、対応する信号電流 11. が流 れ、この信号電流に対応する電位が保持容量6に保持さ れる。これらの駆動回路は、制御信号が次の行を選択し たために非選択状態となった場合には、次に選択状態と

号電流Ⅰ4.0と同じ駆動電流Ⅰ4.7で電流駆動素子11を 駆動し続ける。

【0039】特に本実施の形態の回路では、選択期間の 最初の方のある所定の時間帯において、補助トランジス タ12にも電流が流れるようにするとともに、信号線3  $に(1+n) \cdot I_{10}$ の電流を流して信号線3に付随する 寄生容量4,5の充放電が速やかに行われるようにし、 選択期間の終了時点にまでに、駆動トランジスタ7のド レイン電流が信号電流 Iin に確実に到達して、駆動トラ ンジスタ7のゲートーソース間電位も、信号電流Ⅰinと 等しいドレイン電流に対応する値に到達するようにして

【0040】以下、駆動回路の動作を説明するタイミン グチャートである図3を用いて、上述した動作をさらに 詳しく説明する。

【0041】ある行についての選択期間に入ると、制御 信号発生回路22から制御線31を介して伝達される制 御信号により、その選択期間で選択される行の駆動回路 において、pチャネルMOS電界効果トランジスタであ 20 るスイッチ素子8, 9が導通状態とされ、nチャネルM OS電界効果トランジスタであるスイッチ素子10が遮 断状態とされる。スイッチ素子13,16については、 遮断状態を維持したままとする。このとき、信号電流発 生回路21内の電流源23のみが信号線3に接続するこ ととなるので、信号線3には、選択された行に対する信 号電流 1...が流れることになる。

【0042】図3に示した例では、選択期間の先頭の所 定の短い期間をリセット期間とし、このリセット期間中 は、信号線3の電位を例えば電源電位とすることによっ て、リセット期間の経過後に、寄生容量4及び保持容量 6の充電と寄生容量5の放電とが滞りなく行われるよう にしている。寄生容量4及び保持容量6の充電と寄生容 量5の放電とを考慮して、信号線3に信号電流Ⅰ4.aを流 すことによって速やかに駆動トランジスタ7のゲートー ソース間電圧を信号電流Ⅰ。に応じた値とすることがで きるのであれば、リセット期間を設けなくてもよい。ま た、リセット期間中は、信号線3において信号電流を流 さないようにしてもよい。

【0043】リセット期間の経過後、所定の時間(この 所定の時間の期間のことを以下、加速期間と呼ぶ)だ け、スイッチ素子13及びスイッチ素子16を導通状態 とする。スイッチ素子16が導通状態となった結果、信 号電流発生回路21内の電流源14にも電流が流れるよ うになり、信号線3には、(n+1)・I<sub>1</sub>の電流、す なわち、電流駆動素子11に流すべき電流値の(n+ 1) 倍の電流が流れることになる。このときスイッチ素 子13も導通状態なので、との電流は、駆動トランジス タ7と補助トランジスタ12とに分流して流れることと なり、駆動トランジスタ7と補助トランジスタ12の上 なるまで、保持容量6に保持された電圧に基づいて、信 50 述した特性の差により、補助トランジスタ12には、駆

応した電流、すなわち信号電流Ⅰ40亿等しい電流を駆動 電流 11.2として電流駆動素子11に流し続けるように

動トランジスタ7に流れるドレイン電流のn倍のドレイ ン電流が流れることになる。図21に示す従来の駆動回 路と比較すると、加速期間中は、信号線3を流れる電流 は(n+1) 倍となっており、この(n+1) 倍の信号 電流によって、寄生容量4及び保持容量6の充電と寄生 容量5の放電とが急速に進行することとなる。それによ り、駆動トランジスタ7のドレイン電流は信号電流 I10 に近づき、補助トランジスタ12のドレイン電流はn・ Iinに近づく。このとき、駆動トランジスタ7と補助ト ソースードレイン間に信号電流 1...を流したときに発生 する電位に充分に近い電位となる。このときの電位と駆 動トランジスタ7に信号電流 I, を流したときに発生す る電位との差電位は、上記各容量の充放電が完全には終 了していないために発生する電位と、駆動トランジスタ 7を流れる電流と補助トランジスタ12を流れる電流と の比nの誤差とによるものである。

【0049】図4は、この実施の形態における駆動トラ ンジスタ7及び補助トランジスタ12におけるゲートー ソース間電位とドレイン電流(ソースードレイン間電 流)との関係を示した特性図である。 駆動トランジスタ 7におけるドレイン電流が 1、であるようなゲートーソ ース間電圧を補助トランジスタ12に与えた場合、補助 ランジスタ12のゲート電位は、駆動トランジスタ7の 10 トランジスタ12のドレイン電流はn・ $I_1$ となり、同 様に、駆動トランジスタ7におけるドレイン電流が [, (ただし I,> I,)であるようなゲート-ソース間電圧 を補助トランジスタ12に与えた場合、補助トランジス タ12のドレイン電流はn・I,となることが分かる。 【0050】このように、選択期間の(リセット期間を 除いた) 最初の部分、典型的には選択期間の前半部分を 加速期間とし、加速期間中は信号線3を流れる電流を本 来の信号電流 $I_{in}$ の(n+1)倍とするとともに、駆動 トランジスタ7のn倍の駆動能力を有する補助トランジ 期間の終了時には、たとえ信号電流 1,1の値が小さい場 20 スタを加速期間中は導通状態とすることにより、寄生容 量4及び保持容量6の充電と寄生容量5の放電とが急速 に進行して、従来のものに比べ、信号電流 I ii が小さい 場合などであっても、駆動トランジスタ7のゲート電位 が早期に本来の値(信号電流Ⅰ;。に対応するゲートーソ ース間電位に対応する値) に到達するようになり、意図 した駆動電流で電流駆動素子11が駆動されるようにな る。したがって、駆動電流 [ ,, が信号電流 [ ,, と一致

【0044】加速期間は選択期間が終了するよりも早く 終了するが、nの値を充分に大きくした場合には、加速 合であっても寄生容量4及び保持容量6の充電と寄生容 量5の放電とはほぼ完了しており、上記の差電位は、主 に、駆動トランジスタ7と補助トランジスタ12を流れ る電流の比ηの誤差に起因することとなる。このときの 差電位は、数十mVから数百mV程度の小さな値とな

> 【0051】図5は、この駆動回路における信号電流 I ,。(入力信号) と駆動電流 [ ,, 、(電流駆動素子 1 1 が 有機EL素子などであれば輝度)との関係を示すグラフ である。従来の回路における信号電流Ⅰ;"と駆動電流Ⅰ arvとの関係を示すグラフ(図23参照)と比べると、 この実施の形態の駆動回路によれば、信号電流 I inが小 さい領域でも、信号電流 IIII と駆動電流 IIII と影動電流 IIII とが線形 な関係を維持していることが分かる。

しないことによる表示画像の劣化や輝度制御性の悪化は

生じないこととなる。

【0045】加速期間の終了とともに、スイッチ素子1 3,16をともに遮断状態とする。その結果、信号線3 を流れる電流は 11. となり、補助トランジスタ12には 電流が流れないようになる。上述したように、加速期間 30 の終了時点での差電位は数十mVから数百mV程度と小 さい値であるので、加速期間が終了した後の選択期間の 残余の期間中に信号線3に信号電流110を流すだけで、 差電位を減殺することが可能となり、選択期間の終了時 までには、駆動トランジスタ7のゲート電位は、信号電 流 1, に対応した値となる。

> 【0052】次に、この第1の実施の形態の駆動回路の 変形例を説明する。

【0046】加速期間の長さは、適宜に設定されるもの であるが、例えば、選択期間の長さの10~50%程度 の時間長に設定する。

> 【0053】上述した駆動回路では、選択期間から非選 択期間に遷移するときに、スイッチ素子8及びスイッチ 素子9が同時に導通状態から遮断状態に変化している が、保持容量6におけるゲート電位の保持をより確実な ものとするために、選択期間から非選択期間への遷移に 先立って、スイッチ素子9を導通状態から遮断状態に変 化させることも可能である。図6は、そのような駆動回 路を含む画像表示装置を示す回路図であり、図7は、図 6に示す回路の動作を示すタイミングチャートである。 【0054】この回路は、図1及び図2に示す回路と比

【0047】次に、非選択期間中の駆動回路の動作を説 40 明する。

【0048】選択期間から非選択期間に遷移した時点に おいて、スイッチ素子8、9を導通状態から遮断状態と し、スイッチ素子10を遮断状態から導通状態とする。 スイッチ素子8、9を遮断状態とすることで、先に選択 期間中に確定した駆動トランジスタ7のゲート電位は、 保持容量6によって保持されることになる。よって、ス イッチ素子8,9,13が遮断状態でスイッチ素子10 が導通状態に保持されている非選択期間中は、駆動トラ ンジスタ7は、保持容量6に保持されたゲート電位に対 50 べ、制御信号発生回路22内に信号ドライバ27を追加

強制的に電源線1の電位に設定するためのスイッチ素子 14を設けたものである。スイッチ素子14は、信号線 3 ごとに設けられており、したがって、同じ列の駆動回 路が1個のスイッチ素子14を共有する形態となる。ス イッチ素子14は、図10に示すように、例えば、ソー スが電源線1に接続し、ドレインが信号線3に接続する pチャネルMOS電界効果トランジスタによって構成さ れる。各スイッチ素子14のゲートは、共通に制御線3 4に接続している。この制御線34には、不図示の制御

10 回路により、リセット期間の間だけスイッチ素子14を

導通状態とするような制御信号が出力される。

18

する行の駆動回路内のスイッチ素子9のゲートに対して 制御信号を供給するようにしたものである。したがっ て、制御線32には、スイッチ素子8、10のゲートの みが接続する。信号ドライバ27は、非選択区間から選 択区間への遷移と同時にスイッチ素子9を遮断状態から 導通状態に変化させ、図7に示すように、加速区間の終 了後、選択区間から非選択区間への選択よりも少し前に スイッチ素子9を導通状態から遮断状態に変化させるよ うな制御信号を生成する。このように構成することよ り、非選択期間に移行する前に確実に保持容量6を信号 線3から切り離すことができ、保持容量6に設定された ゲート電位を確実に非選択期間が終了するまで保持でき るようになる。スイッチ素子9を遮断状態とするタイミ ングは、駆動トランジスタ7のゲート電位が、信号電流 Ii. と一致するドレイン電流を発生するゲート-ソース 間電圧まで低下した後であればよい。

【0059】図11は、図9及び図10に示す回路の動 作を説明するタイミングチャートである。このタイミン グチャートから明らかなように、リセット期間中は、ス イッチ素子14が導通状態となることによって、信号線 3が電源線1の電位となり、駆動トランジスタ7及び補 助トランジスタ12のゲート電位も電源線1の電位とな る。リセット期間の終了後、加速期間においては、信号 線3を介して接地線2側に電流(n+1)・Ⅰィィが流 20 れ、寄生容量4及び保持容量6が充電され寄生容量5が 放電することにより、駆動トランジスタ7及び補助トラ ンジスタ12のゲート電位は、電源線1の電位から低下 し、信号電流 I 1, に対応する電位にほぼ到達する。その 他の動作については、図3に示したタイミングチャート の場合と同様である。

【0055】図8は、第1の実施の形態の駆動回路のさ **らに別の例を示している。上述した回路では、電流駆動** 素子11として有機EL素子を用いる場合にその有機E L素子をコモンカソードで使用するものとし、駆動トラ ンジスタ7及び補助トランジスタ12として p チャネル MOS電界効果トランジスタを使用していたが、図8に 示す回路は、有機EL素子をコモンアノードで、すなわ ち電流駆動素子11である有機EL素子のアノードを電 源線1に直接接続し、その代わりに、有機EL素子のカ ソード側にそれぞれn チャネルMOS電界効果トランジ スタである駆動トランジスタ7及び補助トランジスタ1 2を設けた構成のものである。すなわち、電源線1と接 動トランジスタ7及び補助トランジスタ12の導電型も 反転させたものである。この場合、信号電流 I+, は、信 号線3からスイッチ素子8、駆動トランジスタ7を経て 接地線2に流れ込むことになる。スイッチ素子8~1 0、13としてMOS電界効果トランジスタを用いるの であれば、その導電型は図1及び図2に示した回路にお けるものと反転させることが好ましい。

【0060】本発明で扱うような駆動回路では、駆動回 路から接地線2に向けて信号電流が流れるように構成さ れているので、選択期間において駆動トランジスタ7の ゲート電位が信号電流 [ ,。に対応する電位よりも低下し 地線2の間で、各素子の配置を反転させるとともに、駆 30 ている場合に、このゲート電位が信号電流 1 4 に対応す る電位にまで上昇するのにかなりの時間がかかることが 予想される。そこでこの実施形態では、リセット期間内 に、駆動トランジスタ7のゲート電位を回路内での最高 電位である電源線1の電位にプルアップすることによ り、速やかにゲート電位を信号電流、に対応する電位に 到達させることができる。

【0056】図8に示す回路の動作は、極性などが反転 するほかは、図1に示した回路と同様である。

【0061】上述した第2の実施形態の回路において は、第1の実施形態において図6及び図7により説明し たように、選択期間から非選択期間から遷移するより少 し前にスイッチ素子9を導通状態から遮断状態にして、 保持容量6でのゲート電位の保持を確実なものとすると とができる。図12は、そのような駆動回路を含む画像 表示装置を示す回路図であり、図13は、図12に示す 回路の動作を示すタイミングチャートである。

【0057】第2の実施の形態:次に、本発明の第2の 40 実施形態について説明する。図9は、この実施の形態の 駆動回路を示す回路図であり、図10は、図9に示す駆 動回路を用い、複数の電流駆動素子11をマトリクス状 に配列するともに、各電流駆動素子11ごとに駆動回路 を設けた構成の画像表示装置を説明する回路図である。 図9及び図10において、図1及び図2と同じ参照符号 が付与されたものは、図1及び図2におけるものと同じ 構成要素である。

【0062】図14は、第2の実施の形態の駆動回路の さらに別の例を示している。上述した回路では、電流駆 動素子11として有機EL素子を用いる場合にその有機 EL素子をコモンカソードで使用するものとし、駆動ト ランジスタ7及び補助トランジスタ12としてpチャネ

【0058】この実施の形態の回路は、図1及び図2に 示す回路において、リセット期間中に信号線3の電位を 50 ルMOS電界効果トランジスタを使用していたが、図1

4に示す回路では、図8に示した回路と同様に、有機E L素子をコモンアノードで、すなわち電流駆動素子11 である有機EL素子のアノードを電源線1に直接接続 し、その代わりに、有機EL素子のカソード側にそれぞ れnチャネルMOS電界効果トランジスタである駆動ト ランジスタ7及び補助トランジスタ12を設けている。 スイッチ素子8~10,13などとしてMOS電界効果 トランジスタを用いるのであれば、その導電型は図9及 び図10に示した回路におけるものと反転させることが 好ましい。スイッチ素子14は、リセット期間に信号線 10 3を接地線2に接続して駆動トランジスタ7及び補助ト ランジスタ12のゲート電位を接地電位に設定する。図 14に示す回路の動作は、極性などが反転するほかは図 9に示した回路と同様である。

19

【0063】第3の実施の形態:次に、本発明の第3の 実施形態について説明する。図15は、この実施の形態 の駆動回路を示す回路図であり、図16は、図15に示 す駆動回路を用い、複数の電流駆動素子11をマトリク ス状に配列するともに、各電流駆動素子11ごとに駆動 回路を設けた構成の画像表示装置を説明する回路図であ 20 L素子をコモンアノードで、すなわち電流駆動素子11 る。図15及び図16において、図9及び図10と同じ 参照符号が付与されたものは、図9及び図10における ものと同じ構成要素である。第3の実施形態の回路が第 2の実施形態の回路と異なる点は、電源線1の電位より は低い電位の電圧線15が設けられており、スイッチ素 子14がリセット期間においてこの電圧線15と信号線 3とを接続し、駆動トランジスタ7及び補助トランジス タ12のゲート電位を電圧線15の電位に等しくするよ うに構成されている点である。電圧線15の電位は、駆 動トランジスタ7や補助トランジスタ12の特性のばら 30 つきを考慮して、これらのトランジスタの中での最小の しきい値電圧をV<sub>thein</sub>とし、電源線3の電位をV<sub>cc</sub>と して、V。。-V。。っと等しいかこれより大きくなるよ うにする。すなわち、信号電流 1,0の考え得る最小値に 対応するゲート電位と等しいかそれよりも高くなるよう にする。

【0064】上述した第2の実施の形態では、リセット 期間においてスイッチ素子14により駆動トランジスタ 7及び補助トランジスタ12のゲート電位を電源線1の 電位Vaaになるようにしているが、この実施の形態で は、電源線1の電位より小さい電圧線15の電位に設定 するようにしている。その結果、この実施の形態では、 電源線1の電位と電圧線15の電位との差に相当する分 だけ、寄生容量4及び保持容量6を充電し寄生容量5を 放電するための電荷量を少なくすることができる。その 結果、第2の実施形態に比べ、駆動トランジスタ7及び 補助トランジスタ12のゲート電位が、駆動トランジス タのドレイン電流が信号電流Ⅰ₁,となる電位に到達する までの時間を、より短縮することが可能になる。このこ とは、リセット期間及び選択期間を短縮できることを意 50 が、本発明はこれに限定されるものではなく、トランス

味し、マトリクス動作によるこの画像表示装置の表示速 度を向上できることを意味する。図17は、この第3の 実施形態の回路の動作を示すタイミングチャートであ る。

【0065】上述した第3の実施形態の回路において も、第1の実施形態において図6及び図7により説明し たように、選択期間から非選択期間から遷移するより少 し前にスイッチ素子9を導通状態から遮断状態にして、 保持容量6でのゲート電位の保持を確実なものとすると とができる。図18は、そのような駆動回路を含む画像 表示装置を示す回路図であり、図19は、図18に示す 回路の動作を示すタイミングチャートである。

【0066】図20は、第3の実施の形態の駆動回路の さらに別の例を示している。上述した回路では、電流駆 動素子11として有機EL素子を用いる場合にその有機 EL素子をコモンカソードで使用するものとし、駆動ト ランジスタ7及び補助トランジスタ12としてpチャネ ルMOS電界効果トランジスタを使用していたが、図2 0に示す回路では、図8に示した回路と同様に、有機E である有機EL素子のアノードを電源線1に直接接続 し、その代わりに、有機EL素子のカソード側にそれぞ れn チャネルMOS電界効果トランジスタである駆動ト ランジスタ7及び補助トランジスタ12を設けている。 スイッチ素子8~10、13などとしてMOS電界効果 トランジスタを用いるのであれば、その導電型は図15 及び図16に示した回路におけるものと反転させること が好ましい。また、電圧線15には、接地線2の電位よ りも少し高い電位を印加する。具体的には、電圧線15 の電位は、駆動トランジスタ7や補助トランジスタ12 の特性のばらつきを考慮し、これらのトランジスタの中 での最小のしきい値電圧をVェゥッッ゚として、このVュゥッッ゚ より等しいかそれより小さい電位とする。スイッチ素子 14は、リセット期間に信号線3を電圧線15に接続し て駆動トランジスタ7及び補助トランジスタ12のゲー ト電位を接地電位よりやや高い電圧に設定する。図20 に示す回路の動作は、極性などが反転するほかは図15 に示した回路と同様である。

【0067】以上、本発明の好ましい実施の形態につい 40 て、駆動トランジスタ7及び補助トランジスタ12が、 好ましくは薄膜トランジスタとして設けられた、MOS 電界効果トランジスタであるものとして説明したが、本 発明はこれに限定されるものではなく、駆動トランジス タ7及び補助トランジスタ12として、同一導電型の絶 縁ゲートトランジスタを用いることができる。もちろ ん、画像表示装置への応用を考慮した場合、駆動トラン ジスタ7及び補助トランジスタ12は、薄膜トランジス タであることが好ましい。また、各スイッチ素子として MOS電界効果トランジスタを用いたものを説明した

ファゲートなどの他の種類のスイッチ素子を使用するこ とができる。

[0068]

【発明の効果】以上説明したように本発明は、駆動トラ ンジスタと並列に、駆動トランジスタのn倍の電流駆動 能力を有する補助トランジスタを接続し、選択期間の一 部(加速期間)において補助トランジスタにもドレイン 電流が流れるようにするとともに信号線を流れる信号電 流自体も(n+1)倍となるようにすることにより、保 持容量や寄生容量の充放電が速やかに行われるようにな 10 示装置を示す回路図である。 り、駆動トランジスタのゲート電位が選択期間中に確実 に所定電位に到達するようになって、信号電流(入力信 号)が微小なときでも適正な駆動電流で電流駆動素子を 駆動できるようになる、という効果がある。したがっ て、電流駆動素子が有機EL素子である場合には、意図

した通りの駆動電流で有機EL素子が駆動されることに なるので、表示画質の劣化が防止される。

### 【図面の簡単な説明】

【図1】本発明の第1の実施の形態の駆動回路を示す回 路図である。

【図2】図1に示す駆動回路から構成される画像表示装 置を示す回路図である。

【図3】図1及び図2に示す回路の動作を示すタイミン グチャートである。

【図4】駆動トランジスタとその駆動トランジスタに並 列に設けられる補助トランジスタの動作特性を示すグラ フである。

【図5】図1に示す回路における信号電流1,。と駆動電 流lォェッとの関係を示すグラフである。

【図6】図1及び図2に示す回路の変形例を示す回路図 30 6

【図7】図6に示す回路の動作例を示すタイミングチャ ートである。

【図8】図1に示す回路のさらに別の変形例を示す回路

【図9】本発明の第2の実施の形態の駆動回路を示す回 路図である。

【図10】図9に示す駆動回路から構成される画像表示 装置を示す回路図である。

【図11】図9及び図10に示す回路の動作を示すタイ 40 30~34 ミングチャートである。

【図12】図9及び図10に示す回路の変形例を示す回 路図である。

22

【図13】図12に示す回路の動作例を示すタイミング チャートである。

【図14】図9に示す回路のさらに別の変形例を示す回 路図である。

【図15】本発明の第3の実施の形態の駆動回路を示す 回路図である。

【図16】図15に示す駆動回路から構成される画像表

【図17】図15及び図16に示す回路の動作を示すタ イミングチャートである。

【図18】図15及び図16に示す回路の変形例を示す 回路図である。

【図19】図18に示す回路の動作例を示すタイミング チャートである。

【図20】図15に示す回路のさらに別の変形例を示す 回路図である。

【図21】従来の駆動回路の構成の一例を示す回路図で 20 ある。

【図22】図21に示す回路の動作を示すタイミングチ ャートである。

【図23】図21に示す回路における信号電流Ⅰ4.8と駆 動電流 I ary との関係を示すグラフである。

【符号の説明】

電源線

接地線 2

3 信号線

4, 5 寄生容量

保持容量

駆動トランジスタ 7

8~10.13.14.16 スイッチ素子

電流駆動素子

12 補助トランジスタ

15 電圧線


2 1 信号電流発生回路


制御信号発生回路


23, 24 電流源


25~27 信号ドライバ


制御線
















【図12】



非選択期間


選択期間

【図16】



【図18】

~15 電圧線




非選択期間

**非湿択期間** 


生容量 4 保持容量 7 駆動トランジスタ スイッチ素子 9 10 スイッチ素子

【図21】



選択期間

【図23】



フロントページの続き

(51)Int.Cl.' H O 5 B 33/14 識別記号

F I H O 5 B 33/14

非選択期間

テーマコード(参考) A